色爱综合区,亚洲中文字幕黄网站,国产三级在线播放欧美,美国一级毛片aa,av无码,天天干,婷婷六月丁香91视频,免费的黄色网站4mmb

會(huì)員中心
加入VIP
微信

客服微信網(wǎng)站公眾號(hào)

　煤礦　化工　建筑
　機(jī)械　電力　冶金
　消防　交通　特種

　論壇　活動(dòng)　視頻
　問(wèn)答　投稿　 MSDS
　簽到　超市　招聘

導(dǎo)航：安全管理網(wǎng)>> 安全論文>> 綜合安全論文>>正文

基于安全控制邊界單元的IP核測(cè)試封裝方法

文檔作者：俞洋向剛喬立巖文檔來(lái)源：哈爾濱工業(yè)大學(xué)自動(dòng)化測(cè)試與控制系		點(diǎn) 擊數(shù)：	更新時(shí)間： 2021年07月12日
下載地址：點(diǎn)擊這里	文件大?。?403.57 KB 共5頁(yè)	文檔格式： PDF	下載點(diǎn)數(shù)： 1 點(diǎn)（VIP免費(fèi)）

內(nèi)容預(yù)覽 [文件共5頁(yè)]

本文件共5頁(yè)，如需編輯使用，請(qǐng)下載。

注：預(yù)覽效果可能會(huì)出現(xiàn)部分文字亂碼（如口口口）、內(nèi)容顯示不全等問(wèn)題，下載是正常的。

	文件大?。?03.57 KB 共5頁(yè) 文件格式：PDF 下載點(diǎn)數(shù)：1 點(diǎn)（VIP會(huì)員免費(fèi)）

下一篇：故障模型驅(qū)動(dòng)的軟件安全性測(cè)試研究

上一篇：基于故障樹分析的軟件安全性測(cè)試研究

文本預(yù)覽

僅提取頁(yè)面文字內(nèi)容，供快速閱讀使用。

第3A期
2011年3月
電 子 學(xué) 報(bào)
A( 1A ELE( IR0NICA SINICA
V01．39 No．3A
N日r． 20l1
基于安全控制邊界單元的IP核測(cè)試封裝方法
俞洋，向 剛，喬立巖
(哈爾濱工業(yè)大學(xué)自動(dòng)化測(cè)試與控制系，黑龍江哈爾濱150001)
摘要： 為了解決測(cè)試信息傳遞的問(wèn)題，IEEE組織推出了IEEE1500 IP(Intellectual Property)核測(cè)試封裝標(biāo)準(zhǔn)以
標(biāo)準(zhǔn)化Ⅲ核測(cè)試接口．然而該標(biāo)準(zhǔn)給出的典型測(cè)試封裝存在由測(cè)試數(shù)據(jù)掃描移人造成的不安全隱患．本文提出了一
種基于安全控制邊界單元的lP核測(cè)試封裝方法．這種方法的核心思想是在典型的測(cè)試封裝邊界單元的基礎(chǔ)上添加一
個(gè)CMOS(Complementary Metal Oxide Semiconductor)傳輸門，有效消除了測(cè)試過(guò)程中掃描移位對(duì)被測(cè)Ⅲ 核電路的影響．實(shí)
驗(yàn)結(jié)果表明，這種基于安全控制邊界單元的測(cè)試封裝能夠在完成測(cè)試任務(wù)的同時(shí)，有效降低口核輸人端口的測(cè)試數(shù)
據(jù)數(shù)據(jù)跳變次數(shù)，使 核處于安全狀態(tài)，還可以降低掃描移位過(guò)程中產(chǎn)生的動(dòng)態(tài)測(cè)試功耗．
關(guān)鍵詞： 系統(tǒng)芯片；IEEE 1500標(biāo)準(zhǔn)；測(cè)試封裝；傳輸門
中圖分類號(hào)： TP391．76 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 0372 2112(2011)3A-099—05
Secure Test W rapper Design for Embedded I P Cores
YU Yang，XIANG Gang，QIAO Li—yan
(Department ofAutomatic Test and Control，HarbinInstituteofTechnology，Harbin，Heilon~iang 150001，China)
Abstract： The IEEE 1500 standard was proposed to standardize the IP(Intelectual Property)cole test interface to transfer
test information．But the typical II三EE 1500-compliant test wrapper would lead IP cores into an insecure status during SCan shifting．
This paper presented a secure test wrapper design for e ed IP cores，which only inserted a CMOS(Complementary Metal Ox—
ide Semiconductor transmission gate to the test wrapper cell to eliminate the precarious efect幻IP cores．Experiments show that
the proposed test wrapper not only takes less area overhead and time delay．but also Can testthe data path and reduce the data缸ansi—
tions at the input port of IP cores，thus decTeases the dynamic test po wer during scan shifting．
Key words： system-on-a-chip；IEEE 1500 standard；test wr apper；transmi ssion gate
1 引言
隨著集成電路深亞微米制造技術(shù)和設(shè)計(jì)技術(shù)的迅
速發(fā)展，集成電路的規(guī)模越來(lái)越大，使得原來(lái)要由多個(gè)
芯片才可以實(shí)現(xiàn)的復(fù)雜系統(tǒng)被集成在單個(gè)芯片上成為
可能．在這種背景下，基于 核復(fù)用的系統(tǒng)芯片(svs—
tem-On—a-Chip，soc)應(yīng)運(yùn)而生．
當(dāng)IP核被集成到SOC后，其輸入輸出端口也就嵌
入到SOC中，這樣使得原本可測(cè)的端口就失去了原有
的可控性和可觀測(cè)性，不能保證已經(jīng)經(jīng)過(guò)設(shè)計(jì)驗(yàn)證的
核在嵌入到SOC后不會(huì)出現(xiàn)問(wèn)題．如何通過(guò)SOC系
統(tǒng)級(jí)的輸人輸出端口實(shí)現(xiàn)對(duì)各個(gè) 核的測(cè)試訪問(wèn)就是
SOC測(cè)試所必須解決的核心問(wèn)題l1 J．目前國(guó)際上常采用
的方法是在II)核上加載一個(gè)測(cè)試封裝_2， ，該測(cè)試封裝
不僅能實(shí)現(xiàn)SOC中各個(gè)Ip核之間的測(cè)試隔離，而且能
提供IP核測(cè)試數(shù)據(jù)的快速傳輸通道．Marinissen等人提
出的Test Shell1 J以及Vanma等人提出的Test C0uarl j都
是典型的測(cè)試封裝結(jié)構(gòu)．IEEE組織也為此制定了】P核
測(cè)試標(biāo)準(zhǔn)——IEEE 1500_6I7j，該標(biāo)準(zhǔn)規(guī)定了一種可擴(kuò)展
的測(cè)試封裝結(jié)構(gòu)，旨在標(biāo)準(zhǔn)化II)核測(cè)試接口，使得 核
的測(cè)試變得方便高效，它主要由以下幾部分組成：
(1)串行訪問(wèn)接El WSP(Wrapper Serial Port)和并行
訪問(wèn)接口WPP(WrapperParallel Port)，是測(cè)試激勵(lì)輸入和
測(cè)試響應(yīng)輸出的接口；
(2)旁路寄存器WBY(Wrapper Bypass Register)，該寄
存器在測(cè)試封裝串行接口的輸入輸出之間提供了一條
數(shù)據(jù)傳輸?shù)目焖偻ǖ溃?
(3)邊界寄存器WBR(Wrapper Boundary Register)由
外圍的邊界單元組成，用于實(shí)現(xiàn)IP核的可控性和可觀
測(cè)性；
(4)控制接口WIP(Wrapper Instruction Port)和指令寄
存器WlR(Wrapper Instruction Register)，WIP由8個(gè)控制
收稿日期：2010-09-01；修回日期：2011-01 04
基金項(xiàng)目：裝備預(yù)研重點(diǎn)基金(No．9140AI7040409HT01)；航天支撐基金(No．2009一HT-HGD-03)
100 電 子 學(xué) 報(bào) 2011在
信號(hào)組成，這些信號(hào)控制WIR的操作．
文獻(xiàn)[8]給出了測(cè)試封裝各個(gè)部分的設(shè)計(jì)過(guò)程和
方法．在測(cè)試封裝的各個(gè)組成部分中，邊界寄存器WBR
由測(cè)試封裝邊界單元構(gòu)成，擔(dān)負(fù)著測(cè)試數(shù)據(jù)的移入和
移出任務(wù)．文獻(xiàn)[7]給出了IEEE 1500標(biāo)準(zhǔn)規(guī)定的典型
的測(cè)試封裝邊界單元，該單元是面積最小的掃描單元，
但是由該單元組成的WBR在掃描操作時(shí)會(huì)使IP核處
于不安全狀態(tài)，并且?guī)?lái)較高的動(dòng)態(tài)功耗．為此，文獻(xiàn)
[9]和[10]提出了一種基于多路選擇器的測(cè)試封裝邊界
單元結(jié)構(gòu)，雖然解決了安全移位問(wèn)題，但會(huì)帶來(lái)較大的
功能信號(hào)延時(shí)和面積開銷；文獻(xiàn)[11]詳細(xì)分析了各種端
口的情況，并給出了最小的測(cè)試封裝邊界單元庫(kù)．
本文首先對(duì)IEEE 1500標(biāo)準(zhǔn)給出的典型測(cè)試封裝
邊界單元和安全控制測(cè)試封裝邊界單元進(jìn)行分析，指
出各自的優(yōu)勢(shì)和存在的問(wèn)題；然后具體描述了本文提
出的基于傳輸門的安全控制邊界單元結(jié)構(gòu)，這種測(cè)試
封裝邊界單元結(jié)構(gòu)簡(jiǎn)單，能夠彌補(bǔ)已有各種測(cè)試封裝
邊界單元的不足，同時(shí)保持他們的優(yōu)點(diǎn)；以這種掃描單
元為基礎(chǔ)，設(shè)計(jì)了IP核測(cè)試封裝，最后通過(guò)實(shí)驗(yàn)證明本
文所提出的IP核測(cè)試封裝方法在時(shí)延，面積開銷以及
減少動(dòng)態(tài)測(cè)試功耗上的優(yōu)越性．
2 測(cè)試封裝邊界單元工作原理
為了實(shí)現(xiàn)對(duì)IP核的測(cè)試，測(cè)試封裝必須支持以下
四種工作模式：(1)功能模式，核和其他模塊正常工作，
即測(cè)試封裝是透明的；(2)掃描測(cè)試模式，在這種模式
下，芯片通過(guò)測(cè)試訪問(wèn)機(jī)制將測(cè)試激勵(lì)傳送到II)核的
輸入端口；測(cè)試封裝檢測(cè)lP核的輸出響應(yīng)，并將其傳送
到測(cè)試宿；(3)復(fù)位模式，在這種模式下，芯片上的其他
核處于掃描測(cè)試模式，該核自身則處于測(cè)試復(fù)位狀態(tài)，
不影響其他IP核的測(cè)試；(4)互連測(cè)試，在這種模式下，
各IP核處于測(cè)試復(fù)位模式，而芯片通過(guò)TAM和各IP核
的測(cè)試封裝向核與核之間的互連邏輯施加測(cè)試激勵(lì)并
觀測(cè)響應(yīng)．
3 測(cè)試封裝邊界單元
3．1 典型測(cè)試封裝邊界單元
測(cè)試封裝邊界單元能實(shí)現(xiàn)測(cè)試激勵(lì)的施加和測(cè)試
響應(yīng)的捕獲，從而實(shí)現(xiàn)對(duì)1P核的可控制性和可觀測(cè)性．
IEEE 1500給出了一種典型
如圖1所示．
該邊界單元中CFI為
功能數(shù)據(jù)輸入端口，CFO為
功能數(shù)據(jù)輸出端口，CTI為
掃描數(shù)據(jù)輸入端口，CTO為
掃描數(shù)據(jù)輸出端口，hold一
圖1 典型的IEEE 1500~試
封裝邊界單元
en為測(cè)試允許控制信號(hào)，$coj1～en為掃描允許信號(hào)，CLK
為時(shí)鐘信號(hào)．這種結(jié)構(gòu)能夠?qū)崿F(xiàn)功能、移位、捕獲和保
持／施加操作．不同操作的控制信號(hào)值列于表1中
表1 不同操作的控制信號(hào)值
在掃描移位的過(guò)程中，數(shù)據(jù)流是由CTI到CTO．盡
管從理論上，hold—en信號(hào)可以取值為0，測(cè)試數(shù)據(jù)移位
對(duì)被測(cè)IP的功能引腳沒(méi)有影響．但在實(shí)際的測(cè)試封裝
設(shè)計(jì)過(guò)程中，hold—en信號(hào)由測(cè)試指令譯碼產(chǎn)生．根據(jù)
IEEE1500的推薦電路，
在測(cè)試移位和激勵(lì)施
加時(shí)，hold—en信號(hào)始
終保持在高電平，造成
了CFO與CTO的連通，
這樣在掃描移位過(guò)程
中，無(wú)序的掃描數(shù)據(jù)將
通過(guò)CFO端口使II)核 圖2掃描移位狀態(tài)下的數(shù)據(jù)流向
處于某種不安全狀態(tài)，圖2給出了移位狀態(tài)下數(shù)據(jù)的
流向．另外，由于CFO的連續(xù)跳變，使IP核內(nèi)部狀態(tài)也
不斷地變化，從而產(chǎn)生巨大的額外動(dòng)態(tài)功耗．
3．2 安全控制測(cè)試封裝邊界單元
為了解決IEEE 1500典型的測(cè)試殼單元的不足，一
種改進(jìn)方法是在CFO之后增加阻隔邏輯，以實(shí)現(xiàn)安全
控制．文獻(xiàn)[12]利用或非門實(shí)現(xiàn)安全控制．文獻(xiàn)[9]和文
獻(xiàn)[10]則在CFO后增加一個(gè)多路選擇器，從而改進(jìn)了
IEEE 1500測(cè)試殼單元結(jié)構(gòu)中存在的無(wú)序的掃描數(shù)據(jù)帶
來(lái)的不安全性和高動(dòng)態(tài)功耗．這種結(jié)構(gòu)與IEEE 1500典
型測(cè)試封裝邊界單元的區(qū)別在于增加了一個(gè)控制信號(hào)
safe— en和安全值safe，在掃描移位過(guò)程中通過(guò)safe—en
實(shí)現(xiàn)CFO和CTO的隔離，并且CFO輸出安全值safe，從
而使測(cè)試封裝掃描鏈與II)核內(nèi)部邏輯的隔離，實(shí)現(xiàn)測(cè)
試數(shù)據(jù)的安全移位操作，減少移位過(guò)程中的動(dòng)態(tài)功耗．
但是該結(jié)構(gòu)由于增加了一個(gè)多路選擇器，使得功能路
徑時(shí)延增加，這會(huì)影響功能狀態(tài)下功能輸人端口與IP
核內(nèi)部邏輯間的數(shù)據(jù)通信速度，甚至降低芯片的工作
頻率，使測(cè)試時(shí)間延長(zhǎng)，增加測(cè)試成本．另外，增加的多
路選擇器也會(huì)導(dǎo)致額外的面積開銷．
4 改進(jìn)的測(cè)試封裝邊界單元結(jié)構(gòu)
從上面的分析可知，已有文獻(xiàn)提出的測(cè)試封裝邊
界單元都有其不足．為了減少時(shí)延和面積開銷，本文采
用一種互補(bǔ)金屬氧化物半導(dǎo)體(CMOS，Complementary
第3A 期 俞洋：基于安全控制邊界單元的JP核測(cè)試封裝方法 l01
Metal Oxide Semiconductor)傳輸門l1 3¨的方法來(lái)實(shí)現(xiàn)測(cè)試
封裝邊界單元的安全控制．
4．1 CMOS傳輸門
CMOS傳輸門電路和符號(hào)如下圖3所示．CMOS傳
輸門由一對(duì)互補(bǔ)NMOS和PMOS管并聯(lián)而成．兩個(gè)管的
源極相連作為輸入端IN，漏極相連作為輸出端OUT，兩
管的柵極作為控制端，分別作用一對(duì)互為反向的控制
電壓GC和／GC，可以控制傳輸門的導(dǎo)通或關(guān)閉．P管和
N管的襯底分別接電源VDD和地端GND．
(口)CMOS傳輸門 (6)邏輯符號(hào)
圖3 CMOS傳輸門
傳輸門是一種可控的開關(guān)電路，它接近于一個(gè)理
想的電子開關(guān)，開關(guān)接通時(shí)自身的電阻很小，相當(dāng)于短
路，而開關(guān)斷開時(shí)其電阻很大，相當(dāng)于開路．傳輸門的
開啟和關(guān)閉是由互補(bǔ)脈沖控制的，當(dāng)GC=0，／GC=1
時(shí)，傳輸門關(guān)閉，輸出端OUT為高阻態(tài)(Z態(tài))；當(dāng)GC=
1，／GC=0時(shí)，傳輸門開啟，OUT=IN．傳輸門的狀態(tài)如
表2所示．
表2 傳輸門的狀態(tài)
signals input output
GC ／OC IN 0UT
O 0
1 0
l l
0 Z
0 1
1 Z
由于MOS管的結(jié)構(gòu)對(duì)稱，源極和漏極可以互換，電
流可以從兩個(gè)方向流通，傳輸門的輸入端和輸出端可
以互換使用，可以任意把其中一個(gè)作輸端，另一個(gè)作輸
出端，所以又稱它為雙向開關(guān)．
傳輸門關(guān)閉時(shí)，輸出OUT呈高阻態(tài)，也即浮空狀
態(tài)，這同樣會(huì)引起lP核內(nèi)部的邏輯混亂，使IP核處于
不安全狀態(tài)．所以必須使傳輸門關(guān)閉時(shí)，輸出能夠穩(wěn)定
處于某一確定值．本文提出在傳輸門輸出端增加控制
單元以使其輸出穩(wěn)定．
4．2 控制單元原理
控制單元的結(jié)構(gòu)如下圖4所示．一種控制單元是在
傳輸門的輸出端OUT增加一個(gè)PMOS管，構(gòu)成上拉控制
單元，見(jiàn)圖4(a)，通過(guò)控制信號(hào)cs控制該CMOS管．另
一種控制單元?jiǎng)t是通過(guò)增加一個(gè)NMOS管，構(gòu)成下拉單
元以實(shí)現(xiàn)控制功能，見(jiàn)圖4(b)．
圖4中上拉控制單元的控制機(jī)制如下：
(1)當(dāng)傳輸門處于關(guān)閉狀態(tài)，OUT端處于高阻態(tài)時(shí)，
將cs賦值為邏輯0，使PMOS管導(dǎo)通，將輸出端OUTPUT
上拉為邏輯1，此時(shí)OUT=0U1PUT=1．
(2)當(dāng)傳輸門處于導(dǎo)通狀態(tài)時(shí)，控制cs為邏輯1，
PMOS管截止，此時(shí)IN=OUT=0urIPuT．
下拉控制單元的控制機(jī)制以此類推：
(1)當(dāng)傳輸門處于關(guān)閉狀態(tài)，OUT端處于高阻態(tài)時(shí)，
將cs賦值為邏輯1，使NMOS管導(dǎo)通，將輸出端OUT—
PUT下拉為邏輯0，此時(shí)OUT =OU唧IrI1=0．
(2)當(dāng)傳輸門處于導(dǎo)通狀態(tài)時(shí)，控制CS為邏輯0，
NMOS管截止，此時(shí)IN=OUT =OUI’PUT．
(口)上拽控制單兀 (6)F拉控制單兀
圖4 COMS傳輸門控制單元結(jié)構(gòu)
4．3 基于傳輸門的測(cè)試封裝邊界單元
本文提出的測(cè)試封裝邊界單元是在典型測(cè)試封裝
邊界單元的D觸發(fā)器和選擇器之間增加一個(gè)帶下拉控
制單元的CMOS傳輸門，其結(jié)構(gòu)如圖5所示．
圖5 改進(jìn)的測(cè)試封裝邊界單元結(jié)構(gòu)(下拉控制)
改進(jìn)的測(cè)試封裝邊界單元能夠?qū)崿F(xiàn)功能、移位、捕
獲和保持／施加操作．不同操作下控制信號(hào)的值列于表
3中．
表3 改進(jìn)的測(cè)試封裝邊界單元的控制信號(hào)值
操作 Scan—en hold—en GC ／GC CS
功能 O
移位 l 】 O l 1
捕獲 0 O
施加 0 1 l 0 O
盡管改進(jìn)的測(cè)試封裝單元增加了三個(gè)控制信號(hào)，
但仔細(xì)分析上表可以看出，信號(hào)GC=／Scan—en，信號(hào)／
GC= CS：Scan— en．因此，新增的控制信號(hào)可以在內(nèi)部
通過(guò)Scan—en信號(hào)得到，／GC和cS可以直接從Scan—en
得到，GC可以由Scan—en取非得到．因此，改進(jìn)的測(cè)試
封裝單元不需要額外的譯碼電路產(chǎn)生控制信號(hào)．
圖6表示在不同的操作下，測(cè)試數(shù)據(jù)的流向圖，圖
中用黑粗線表示．
改進(jìn)測(cè)試封裝邊界單元在測(cè)試激勵(lì)的施加過(guò)程
時(shí)，需要傳輸門開啟，以便觸發(fā)器通過(guò)傳輸門向CFO傳
輸數(shù)據(jù)；而在測(cè)試數(shù)據(jù)的移位過(guò)程中時(shí)，傳輸門則處于
102 電 子 學(xué) 報(bào) 2011正
關(guān)閉狀態(tài)，實(shí)現(xiàn)CFO和
CTO的阻隔．通過(guò)下拉
單元控制，使CFO輸出
固定的低電平，這樣就
可以使IP核處于安全
狀態(tài)，大大減小了被測(cè)
II)核內(nèi)部邏輯在掃描
移位時(shí)的頻繁跳變產(chǎn)
醋
捕獲 施加
圖6 不同操作下的數(shù)據(jù)流向
生的無(wú)用動(dòng)態(tài)功耗．另一方面，由于傳輸門沒(méi)有加在功
能路徑上，因此與安全控制測(cè)試封裝邊界單元相比，減
少了功能路徑上的延遲．
5 實(shí)驗(yàn)結(jié)果分析
5．1 測(cè)試封裝邊界單元性能評(píng)價(jià)
衡量測(cè)試封裝邊界單元性能優(yōu)劣可從面積開銷，
信號(hào)延遲和功耗等幾方面考慮．在目前已經(jīng)提出的方
法中，使用多路選擇器或者或非門(NOR)實(shí)現(xiàn)安全控制
是較好的方法之一，NOR由4個(gè)晶體管組成，多路選擇
器則更復(fù)雜，而本文提出的傳輸門僅由3個(gè)晶體管構(gòu)
成．由于晶體管數(shù)量與面積，功耗基本成正比，因此本
文提出的改進(jìn)的測(cè)試封裝邊界單元構(gòu)成的測(cè)試封裝將
具有更少的面積和功耗開銷．
表4給出了多路選擇器、或非門和傳輸門在面積、
時(shí)延和功耗上的比較，從表中可以看出，傳輸門結(jié)構(gòu)無(wú)
論在面積，時(shí)延開銷還是功耗上都具有優(yōu)越性
表4 選擇器、或非門與傳輸門的比較
MU)( 或非門 傳輸門
面積(1 m2) O．32 O．28 0．18
時(shí)延(ps) 91．28 41．65 22．47
功耗(uw) 20．73 12．34 7．39
5．2 基于安全控制邊界單元的測(cè)試封裝性能評(píng)價(jià)
本文提出的基于傳輸門的安全控制邊界單元解決
了掃描移入過(guò)程對(duì)被測(cè)IP的影響，我們將本文提出的
測(cè)試封裝邊界單元應(yīng)用于IP核測(cè)試封裝的設(shè)計(jì)．
我們知道，掃描移位過(guò)程中，測(cè)試封裝掃描鏈上將
產(chǎn)生大量的電平翻轉(zhuǎn)．文獻(xiàn)[7]中傳統(tǒng)的測(cè)試封裝邊界
單元由于CTO端口和CFO端口的連通，測(cè)試封裝掃描
鏈上數(shù)據(jù)的變化將直接影響被測(cè)IP輸入端口上數(shù)據(jù)的
變化，使得被測(cè)IP處于不安全狀態(tài)，甚至還會(huì)在其內(nèi)部
產(chǎn)生很大的額外功耗．因此，本文采用被測(cè)IP輸入端口
上數(shù)據(jù)的翻轉(zhuǎn)次數(shù)來(lái)衡量被測(cè)TP核的安全程度和額外
功耗情況．
實(shí)驗(yàn)在基準(zhǔn)電路集ISCAS’89 EHJ上進(jìn)行，采用
Mintest工具_(dá)1 產(chǎn)生的測(cè)試向量．首先來(lái)衡量應(yīng)用典型
的測(cè)試封裝_7 J、基于多路選擇器的測(cè)試封裝l1 、基于或
非門測(cè)試封裝l1zJ和本文方法后，被測(cè)IP輸入的安全控
制程度．實(shí)驗(yàn)結(jié)果如表5中所示．表5中．第1列是采用
的基準(zhǔn)電路，第2列是測(cè)試向量的大小，第3列到第6
列分別是采用典型方法、多路選擇器方法、或非門方法
和本文方法后，加載測(cè)試向量時(shí)IP核輸人端口狀態(tài)的
翻轉(zhuǎn)次數(shù)．從表中可以看出，多路選擇器方法、或非門
方法和本文方法都能非常有效地消除掃描數(shù)據(jù)對(duì)IP核
功能電路的影響．
表5 四種方法在IP核輸入端跳變次數(shù)的比較
基準(zhǔn) 測(cè)試數(shù)據(jù) 典型方法[7] MUX[1Ol 或非門[12] 本文方法
電路 (bit) 跳變次數(shù) 跳變次數(shù) 跳變次數(shù) 跳變次數(shù)
s298 425 151 0 0 0
S382 672 209 O O 0
s5378 23754 3 B O O 0
S132o7 16520o 8342 O 0 0
S38584 1991O4 251O4 O O O
表6給出了典型方法、多路選擇器方法、或非門方
法和本文方法在硬件開銷上的比較．表中第1列表示所
采用的電路；第2列是采用典型的測(cè)試殼單元進(jìn)行封裝
后，各電路的大??；第3列表示采用多路選擇器方法后
在典型方法基礎(chǔ)上增加的晶體管數(shù)量和增加的面積開
銷比例；第4列表示采用或非門方法后在典型方法基礎(chǔ)
上增加的晶體管數(shù)量和增加的面積開銷比例；第5列表
示采用本文方法后在典型方法基礎(chǔ)上增加的晶體管數(shù)
量和增加的面積開銷比例．從表中可以看出，本文方法
在所增加的硬件開銷上要明顯小于前兩種方法
表6 四種方法在硬件開銷上的比較
MUX[~Ol 或非 3[12 3 本文方法
基準(zhǔn) 典型 增加的 額外面 增加的 額外面 增加的 額外面
電路 方法[7] 晶體管 積開銷 晶體管 積開銷 晶體管 積開銷
數(shù)量 (％) 數(shù)量 (％) 數(shù)量 (％)
S27 876 63 7．20 36 4．11 27 3．08
s382 l129 63 5．58 36 3．19 27 2．39
S5378 12721 588 4．62 336 2．64 252 1．98
S132o7 37492 1064 2．84 608 1．62 456 1．21
s38584 84o86 2030 2．41 l160 1．38 870 1．04
雖然相對(duì)于IEEE 1500給出的典型的測(cè)試封裝邊
界單元，本文提出的測(cè)試封裝邊界單元由于增加了傳
輸門，在面積上會(huì)有所增加，但相比已經(jīng)提出的安全控
制測(cè)試封裝，本文方法面積增加最?。硗?，本文方法
解決了測(cè)試封裝掃描鏈在掃描移位過(guò)程中的安全移位
問(wèn)題，使動(dòng)態(tài)功耗減少．因此綜合來(lái)看，本文提出基于
安全控制邊界單元的測(cè)試封裝具有更優(yōu)越的性能．
6 結(jié)論
IP核測(cè)試是近幾年SOC測(cè)試方面的熱點(diǎn)問(wèn)題之
一
． 為IP核添加符合IEEE 1500標(biāo)準(zhǔn)的測(cè)試封裝是解決
IP核測(cè)試復(fù)用的關(guān)鍵．本文提出的基于安全控制邊界
單元的測(cè)試封裝在IEEE 1500給出的典型的測(cè)試封裝
第3A 期 俞洋：基于安全控制邊界單元的IP核測(cè)試封裝方法 103
上進(jìn)行改進(jìn)，在測(cè)試封裝邊界單元上增加一個(gè)晶體管
級(jí)的傳輸門，不僅實(shí)現(xiàn)了功能路徑的測(cè)試，而且解決了
測(cè)試封裝掃描鏈在掃描移位過(guò)程中的安全移位問(wèn)題．
實(shí)驗(yàn)數(shù)據(jù)表明，本文所提出的測(cè)試封裝能夠完全解決
掃描移位過(guò)程中掃描數(shù)據(jù)對(duì) 核功能電路的影響，并
且相比與IEEE1500標(biāo)準(zhǔn)推薦的測(cè)試封裝結(jié)構(gòu)，其平均
硬件開銷僅增加了2％左右，相比已有方法具有比較明
顯的優(yōu)勢(shì)．因此，本文方法具有一定的實(shí)用價(jià)值．
參考文獻(xiàn)
l1 J MullaneBrendan，HigginsMichael，NameeCiaranMac．An叩一
tima1．
1．
．F．． ． ． ．
．
．F．． —
．E— 1500 core wrapper design for improved test acc：ess
and reduced test time[A]．IET Irish Signals and Systems Con—
ference[Cj．Galway，Ireland：Institution of Engineering and
Technology，2008．204—209．
[2]Benso Alfredo，DI Carlo stefano—et al IF．F．F．standard 1500
compliance verification for embedded cores~J]．IEEE Transac—
tions on Very Large Scale Inte~ation(VLSI)System，2008，
16(4)：397—4O7．
13 J I-Iiggins M，Macnamee C，Mutlane B．Design and implementa—
don challenges for adoption ofthe IEEE 1500 standard[JJ．IET
Computers&amp;amp;Digital Techniques，2010，4(1)：38—49．
[4]Marinissen Erik Jan，Arendsen Robert，et a1．A structured and
scalable mechanism for test access to embedded reusable cores
[A]．Proceedings of the 1998—[FE—E International Test Conference[
C]．Piscataway：Institute of Electrical and Electronics En—
gineers Inc，1998．284—302．
15j Varma Prab，Bhatia Sandeep．A slructured test re-use methodol—
ogy for core-based system chips[Aj．Proceedings of the 1998
—1F．E— F．International Test Conference[C]．Piscataway：Institute of
Electrical and Electa'onics Engineers Inc，1998．294—302．
[6]ⅢEE Std 1500-2005．—1EE—E 1500 Standard for Embedded Core
Test[S]．
[7]Silva Francisco da，Mclaurin Teresa，Waayers Tom．The Core
Test W rapper Handbook：Rationale and Application of IF．F．F．
Std．1500[S]．2005．147—155．
[8]喬立巖，向剛，俞洋．基于mEE 1500標(biāo)準(zhǔn)的 核測(cè)試殼
設(shè)計(jì)[J]．電子測(cè)量技術(shù)．2010，33(7)：88—91．
Qiao Li-yan，Xiang gang，Yu Yang．Design of IP core test
wrapper based onⅢEE 1500 standard[J]．Electronic Measure—
mentTechnology，2010，33(7)：88—91．(inChinese)
[9]丁穎，殷燕芬．基于II)核測(cè)試復(fù)用的內(nèi)核測(cè)試殼單元的
設(shè)計(jì)研究[A]．中國(guó)通信集成電路技術(shù)與應(yīng)用研討會(huì)論
文集[c]．北京：《中國(guó)集成電路》雜志社，2005．185—190．
[10]Chal Crou．Design-for-test for Digital IC’S and Embedded
Core SystemslM]．Upper Saddle River：Prentice Hall PTR，
1999．175—240．
1l1 J Marinissen Erik Jan，Goel Sandeep Kumar，Lousberg Maurice．
Wrapper design for embedded core[,~j．Proceedings of International
Test ConferencelC]．Piscataway：Institute of Eleclri—
cal and Electronics Engineers Inc，2000．911—915．
[12]Gerstendrfer Stefan，Wunderlich Hans-Joachim．Minimized
power consumptionfor scan-basedBISTlJJ．Journal ofElec—
tronic Testing：Theory and App~cations，2OOO，16(3)：203—
212．
113j Bhunia Swamp，Mahmoodi Hamid，Ggosh Debjyoti．Lowpower
scan design using first-level supply gatingl J]．IEEE
Transactions on Very Large Scale Integration Systems，2005，
13(3)：384—395．
1l4 J Brglez Franc，Bryan David，Ko2xnimki Krzysztof．Combina—
tional profiles of sequential benchmark circuits[A]．Proceedings
of—[—F—E——E—International Symposium on Circuits and Sys—
temslC]．Piscataway：Institute of Electrical and Eleclronics
Engineers Inc，1989．1924—1934．
115 J Hhmzaoglu Hiker，Patel Janak H．Test set compaction algo—
rithms for combinational circuits[J]．—IF．F—．F．Transactions on
Computer-Aided Design of Intergrated Circuits and Systems，
200O，19(8)：957—963
作者簡(jiǎn)介
俞洋女，博士，1979年l1月生于黑龍
江大慶市，哈爾濱工業(yè)大學(xué)自動(dòng)化測(cè)試與控制系
講師．主要研究方向?yàn)镾oC測(cè)試與故障診斷技術(shù)
等．
E—mail：yuyanghit53@ 163．com
向剛男，1985年l2月出生于湖北咸寧．
2OO9年畢業(yè)于哈爾濱工業(yè)大學(xué)自動(dòng)化測(cè)試與控
制系．現(xiàn)為哈工大自動(dòng)化測(cè)試與控制研究所碩士
研究生，研究方向?yàn)镾OC測(cè)試．
E-mail：hit—xianggang@ 163．e,om
鍪

網(wǎng)友評(píng)論 more

綜合安全論文最新內(nèi)容

05-04

服務(wù)器虛擬化安全措施…

04-23

風(fēng)險(xiǎn)社會(huì)與風(fēng)險(xiǎn)治理

04-23

風(fēng)險(xiǎn)投資的風(fēng)險(xiǎn)防范及…

03-25

試論危巖穩(wěn)定性評(píng)價(jià)與…

03-23

安全文化助力核電企業(yè)…

03-20

云計(jì)算安全防護(hù)技術(shù)探…

03-20

云計(jì)算安全性探討

03-20

云計(jì)算下網(wǎng)絡(luò)安全技術(shù)…

綜合安全論文熱點(diǎn)內(nèi)容

265832

淺談如何做好安全生…

139936

淺析安全生產(chǎn)管理措…

93803

淺析安全生產(chǎn)管理的…

65119

淺談安全生產(chǎn)監(jiān)督管理

64539

淺析安全生產(chǎn)事故頻…

55214

網(wǎng)絡(luò)安全存在的問(wèn)題…

49209

淺析安全生產(chǎn)監(jiān)管工…

35552

淺談安全生產(chǎn)風(fēng)險(xiǎn)管…

相關(guān)內(nèi)容

寒地蘋果生產(chǎn)質(zhì)量安全控制…

半潛式航行器安全控制策略…

二灘電站AGC/AVC系統(tǒng)安全…

沂蒙綠茶質(zhì)量分級(jí)與質(zhì)量安…

基于stm32單片機(jī)的公寓安…

創(chuàng)想安科網(wǎng)站簡(jiǎn)介會(huì)員服務(wù)廣告服務(wù)業(yè)務(wù)合作提交需求會(huì)員中心在線投稿版權(quán)聲明友情鏈接聯(lián)系我們